目錄
第1章 緒論1
1.1 集成技術(shù)與可編程邏輯器件1
1.1.1 可編程邏輯器件1
1.1.2 CPLD和FPGA2
1.2 電子系統(tǒng)設(shè)計(jì)與VHDL3
1.2.1 傳統(tǒng)系統(tǒng)的設(shè)計(jì)方法3
1.2.2 VHDL與“自頂向下”的設(shè)計(jì)方法4
1.3 EDA、VHDL及其應(yīng)用5
1.3.1 EDA5
1.3.2 VHDL特點(diǎn)6
1.3.3 VHDL設(shè)計(jì)流程及應(yīng)用7
第2章 測(cè)試系統(tǒng)構(gòu)成及控制模塊主要功能13
2.1 測(cè)試系統(tǒng)的基本組成13
2.1.1 系統(tǒng)模型13
2.1.2 系統(tǒng)基本組成13
2.2 控制模塊的實(shí)現(xiàn)形式14
2.2.1 基于可編程邏輯器件的設(shè)計(jì)與實(shí)現(xiàn)14
2.2.2 基于單片機(jī)的設(shè)計(jì)與實(shí)現(xiàn)17
2.3 控制模塊主要控制功能19
2.3.1 ADC控制19
2.3.2 存儲(chǔ)器的控制21
2.3.3 接口的控制24
習(xí)題25
第3章 控制模塊設(shè)計(jì)方法26
3.1 數(shù)字邏輯電路設(shè)計(jì)方法概述26
3.1.1 通用邏輯器件設(shè)計(jì)方法26
3.1.2 ASIC及可編程邏輯器件設(shè)計(jì)方法29
3.2 控制模塊的狀態(tài)設(shè)計(jì)33
3.2.1 狀態(tài)圖及其組成33
3.2.2 控制模塊狀態(tài)圖設(shè)計(jì)34
3.3 系統(tǒng)功能模塊劃分與接口37
3.3.1 模塊劃分原則37
3.3.2 功能模塊劃分38
3.3.3 常用接口與總線(xiàn)38
習(xí)題42
第4章 基于VHDL的控制模塊設(shè)計(jì)流程43
4.1 VHDL設(shè)計(jì)一般流程43
4.1.1 VHDL實(shí)際流程43
4.1.2 仿真軟件44
4.2 設(shè)計(jì)輸入與功能仿真45
4.2.1 指定設(shè)計(jì)項(xiàng)目名稱(chēng)45
4.2.2 創(chuàng)建新的設(shè)計(jì)文件45
4.2.3 VHDL程序設(shè)計(jì)46
4.2.4 功能仿真46
4.3 項(xiàng)目編譯與時(shí)序仿真49
4.3.1 編譯過(guò)程49
4.3.2 編譯器組成及說(shuō)明49
4.3.3 編譯相關(guān)參數(shù)選取與設(shè)置50
4.3.4 編譯文件52
4.3.5 時(shí)序仿真52
4.4 器件下載編程和配置53
習(xí)題54
第5章 VHDL基礎(chǔ)55
5.1 硬件描述語(yǔ)言概述55
5.2 VHDL的數(shù)據(jù)對(duì)象55
5.2.1 常量56
5.2.2 變量57
5.2.3 信號(hào)58
5.3 VHDL的數(shù)據(jù)類(lèi)型59
5.3.1 標(biāo)準(zhǔn)的數(shù)據(jù)類(lèi)型60
5.3.2 標(biāo)準(zhǔn)邏輯位數(shù)據(jù)類(lèi)型62
5.3.3 用戶(hù)自定義數(shù)據(jù)類(lèi)型63
5.4 VHDL的運(yùn)算符69
5.4.1 邏輯運(yùn)算符69
5.4.2 關(guān)系運(yùn)算符70
5.4.3 算術(shù)運(yùn)算符70
5.4.4 并置運(yùn)算符71
5.5 VHDL的程序結(jié)構(gòu)72
5.5.1 庫(kù)及程序包73
5.5.2 實(shí)體74
5.5.3 結(jié)構(gòu)體75
5.5.4 配置76
習(xí)題76
第6章 VHDL語(yǔ)句78
6.1 VHDL程序結(jié)構(gòu)78
6.1.1 VHDL的特點(diǎn)78
6.1.2 VHDL程序結(jié)構(gòu)79
6.2 順序語(yǔ)句82
6.2.1 賦值語(yǔ)句82
6.2.2 IF語(yǔ)句83
6.2.3 CASE語(yǔ)句85
6.2.4 LOOP語(yǔ)句87
6.2.5 WAIT語(yǔ)句89
6.3 并行語(yǔ)句90
6.3.1 進(jìn)程語(yǔ)句91
6.3.2 塊語(yǔ)句92
6.3.3 并行賦值語(yǔ)句94
6.3.4 元件例化語(yǔ)句97
習(xí)題99
第7章 基于VHDL的狀態(tài)機(jī)設(shè)計(jì)101
7.1 狀態(tài)機(jī)設(shè)計(jì)基礎(chǔ)101
7.1.1 狀態(tài)機(jī)的分類(lèi)101
7.1.2 狀態(tài)機(jī)的描述方法102
7.1.3 狀態(tài)機(jī)的設(shè)計(jì)步驟102
7.2 NAND Flash塊擦除模塊狀態(tài)機(jī)設(shè)計(jì)103
習(xí)題107
第8章 A/D控制模塊的VHDL設(shè)計(jì)與實(shí)現(xiàn)108
8.1 A/D概述108
8.2 采樣定理110
8.2.1 時(shí)域采樣定理110
8.2.2 頻域采樣定理111
8.3 并行A/D111
8.3.1 典型并行A/D——AD7492概述111
8.3.2 并行A/D控制命令113
8.4 串行A/D116
8.4.1 典型的串行A/D—AD7274概述116
8.4.2 串行A/D控制命令117
習(xí)題122
第9章 存儲(chǔ)器控制模塊的VHDL設(shè)計(jì)與實(shí)現(xiàn)124
9.1 存儲(chǔ)器分類(lèi)及使用特點(diǎn)124
9.1.1 SRAM存儲(chǔ)器124
9.1.2 FLASH存儲(chǔ)器125
9.1.3 鐵電存儲(chǔ)器125
9.2 SRAM存儲(chǔ)器及其控制125
9.2.1 SRAM基本結(jié)構(gòu)125
9.2.2 SRAM基本操作與VHDL設(shè)計(jì)127
9.3 Flash存儲(chǔ)器概述130
9.3.1 FLASH的基本結(jié)構(gòu)130
9.3.2 NAND Flash訪(fǎng)問(wèn)方法132
9.4 FLASH存儲(chǔ)器控制133
9.4.1 Flash擦除133
9.4.2 Flash無(wú)效塊檢測(cè)136
9.4.3 Flash頁(yè)編程139
9.4.4 Flash讀操作142
習(xí)題146
第10章 異步串行通信（UART）模塊設(shè)計(jì)147
10.1 UART協(xié)議簡(jiǎn)介147
10.1.1 UART接口標(biāo)準(zhǔn)147
10.1.2 UART通信協(xié)議148
10.2 UART協(xié)議控制器FPGA實(shí)現(xiàn)148
10.2.1 UART接口實(shí)現(xiàn)原理與方案149
10.2.2 波特率時(shí)鐘生成模塊設(shè)計(jì)150
10.2.3 數(shù)據(jù)接收/發(fā)送邏輯模塊設(shè)計(jì)150
10.2.4 數(shù)據(jù)奇偶校驗(yàn)?zāi)�塊設(shè)計(jì)156
10.2.5 串并轉(zhuǎn)換模塊設(shè)計(jì)157
10.2.6 數(shù)據(jù)接收/發(fā)送FIFO模塊設(shè)計(jì)158
10.3 測(cè)試仿真與設(shè)計(jì)調(diào)試注意事項(xiàng)159
10.3.1 測(cè)試仿真159
10.3.2 設(shè)計(jì)調(diào)試注意事項(xiàng)160
習(xí)題161
第11章 數(shù)字電路開(kāi)發(fā)常用設(shè)計(jì)方法162
11.1 毛刺現(xiàn)象及消除方法162
11.2 幾種邏輯器件及信號(hào)置位清除方法163
11.2.1 觸發(fā)器及鎖存器163
11.2.2 信號(hào)置位清除方法165
11.3 數(shù)字電路中的同步設(shè)計(jì)165
11.4 數(shù)字電路時(shí)延電路產(chǎn)生及用法167
11.5 數(shù)字電路中的時(shí)鐘設(shè)計(jì)167
11.5.1 全局時(shí)鐘168
11.5.2 門(mén)控制時(shí)鐘168
11.5.3 多級(jí)邏輯時(shí)鐘168
11.5.4 行波時(shí)鐘168
11.5.5 多時(shí)鐘系統(tǒng)169
習(xí)題171
參考文獻(xiàn)172