關(guān)于我們
書單推薦
新書推薦

Verilog HDL數(shù)字系統(tǒng)設(shè)計(jì)及仿真(第2版)

 Verilog HDL數(shù)字系統(tǒng)設(shè)計(jì)及仿真(第2版)

定  價(jià):69 元

叢書名:工程設(shè)計(jì)與分析系列

        

  • 作者:于斌
  • 出版時(shí)間:2018/1/1
  • ISBN:9787121330100
  • 出 版 社:電子工業(yè)出版社
  • 中圖法分類:TP312 
  • 頁碼:
  • 紙張:膠版紙
  • 版次:2
  • 開本:16開
9
7
3
8
3
7
0
1
1
2
0
1
0
Verilog HDL是一種使用廣泛的硬件描述語言,目前在國(guó)內(nèi)無論是集成電路還是嵌入式設(shè)計(jì)的相關(guān)專業(yè)都會(huì)使用到這種硬件描述語言。市面上介紹Verilog HDL的教材非常廣泛,各有不同的偏重。 在第1版廣泛應(yīng)用的基礎(chǔ)上,吸收了眾多讀者的寶貴建議,大幅完善了第2版內(nèi)容。本書著重從設(shè)計(jì)角度入手,每章都力求讓讀者掌握一種設(shè)計(jì)方法,能夠利用本章知識(shí)進(jìn)行完整的設(shè)計(jì),從模塊的角度逐步完成對(duì)Verilog HDL語法的學(xué)習(xí),從而在整體上掌握Verilog HDL語法。為了達(dá)到這個(gè)目的,每章中都會(huì)給出使用本章知識(shí)完成的實(shí)例,按照門級(jí)、數(shù)據(jù)流級(jí)、行為級(jí)、任務(wù)和函數(shù)、測(cè)試模塊、可綜合設(shè)計(jì)和完整實(shí)例的順序向讀者介紹Verilog HDL的語法和使用方式。書中出現(xiàn)的所有代碼均經(jīng)過仿真,力求準(zhǔn)確,另外配套有書中所有實(shí)例源文件和實(shí)例操作的視頻講解。
 你還可能感興趣
 我要評(píng)論
您的姓名   驗(yàn)證碼: 圖片看不清?點(diǎn)擊重新得到驗(yàn)證碼
留言內(nèi)容