第1章　EDA技術(shù)概述
1.1　EDA技術(shù)的發(fā)展歷程
1.2　應(yīng)用EDA技術(shù)的設(shè)計特點
1.3　EDA工具軟件結(jié)構(gòu)
第2章　可編程邏輯器件
2.1　可編程邏輯器件概述
2.2　Altera公司的可編程邏輯器件
2.2.1　MAX系列器件
2.2.2　FLEX系列器件
2.2.3　Cyclone系列器件
2.2.4　ACEXlK系列器件
2.2.5 StratixTM系列器件
2.2.6　AtriarM GX系列器件
2.2.7　Excalibur TM系列器件
2.3　其他可編程邏輯器件
2.3.1　XⅡinx公司的器件產(chǎn)品
2.3.2　Lattice公司的器件產(chǎn)品
第3章　Quartus Ⅱ 7.2簡介
3.1　Quartus Ⅱ 7.2的設(shè)計步驟
3.2　Quartus Ⅱ 7.2的安裝
3.2.1　Quartus Ⅱ 7.2的版本分類
3.2.2　Quartus Ⅱ 7.2的安裝要求
3.2.3　Quartus Ⅱ 7.2的安裝過程
3.2.4　第一次運行Quartus Ⅱ 7.2
3.3　Quartus Ⅱ 7.2的結(jié)構(gòu)和工作環(huán)境
3.3.1　Quartus Ⅱ 7.2的結(jié)構(gòu)
3.3.2　Quartus Ⅱ 7.2的工作環(huán)境
第4章　圖形輸入設(shè)計方法
4.1　4位加法器設(shè)計實例
4.1.1　4位加法器邏輯設(shè)計
4.1.2　半加器模塊設(shè)計過程
4.1.3　全加器模塊設(shè)計過程
4.1.4　4位加法器的設(shè)計過程
　4.2　宏功能模塊及其使用
4.2.1　時序電路宏模塊
4.2.2　運算電路宏模塊
4.2.3　2位十進(jìn)制數(shù)字位移測量儀設(shè)計實例
　4.3　LPM宏模塊及其使用
4.3.1　參數(shù)化時序單元宏模塊
4.3.2　參數(shù)化運算單元宏模塊
4.3.3　參數(shù)化存儲器宏模塊
4.3.4　其他模塊
4.3.5　參數(shù)化宏模塊的使用方法
第5章　文本輸入設(shè)計方法
5.1　文本輸入界面
5.2　用VHDL實現(xiàn)8位加法器設(shè)計
第6章　VHDL入門
6.1　VHDL的結(jié)構(gòu)
6.1.1　實體
6.1.2　結(jié)構(gòu)體
6.1.3　VHDL庫
6.1.4　VHDL程序包
6.1.5　配置
6.2　VHDL的詞法元素
6.2.1 分界符
6.2.2　標(biāo)識符
6.2.3　注釋
6.2.4　字符文字
6.3　VHDL的數(shù)據(jù)對象
6.4　VHDL的數(shù)據(jù)類型
6.4.1　VHDL標(biāo)準(zhǔn)程序包STANDARD中定義的數(shù)據(jù)類型
6.4.2　用戶定義的數(shù)據(jù)類型
6.4.3　IEEE預(yù)定義標(biāo)準(zhǔn)邏輯位與矢量
6.4.4　VHDL的類型轉(zhuǎn)換
6.5　VHDL的操作符
6.5.1　邏輯（LOGICAL）操作符
6.5.2　算術(shù)（ARITHMETIC）操作符
　　……
第7章　常見邏輯單元的VHDL描述
第8章　有限狀態(tài)機(jī)設(shè)計
第9章　VHDL設(shè)計實例
第10章　設(shè)計中常見問題
第12章　FPGA/CPLD器件的硬件連接
參考文獻(xiàn)