第一章 微型計(jì)算機(jī)基礎(chǔ)知識(shí)
1.1 計(jì)算機(jī)中的數(shù)制和編碼系統(tǒng)
1.1.1 計(jì)算機(jī)中的數(shù)制
1.1.2 計(jì)算機(jī)中信息的編碼表示
1.2 微型計(jì)算機(jī)中的數(shù)據(jù)類型
1.2.1 常用數(shù)據(jù)類型
1.2.2 數(shù)學(xué)協(xié)處理器的數(shù)據(jù)格式
1.3 計(jì)算機(jī)的基本結(jié)構(gòu)及其整機(jī)工作原理
1.3.1 簡(jiǎn)化計(jì)算機(jī)的基本結(jié)構(gòu)
1.3.2 計(jì)算機(jī)的整機(jī)工作原理
1.4 微處理器的發(fā)展史
1.4.1 微處理器及微型計(jì)算機(jī)
1.4.2 微處理器發(fā)展史
習(xí)題與思考題

第二章 微型計(jì)算機(jī)的組成及微處理器的功能結(jié)構(gòu)
2.1 微型計(jì)算機(jī)的組成
2.1.1 微處理器
2.1.2 存儲(chǔ)器
2.1.3 輸入/輸出設(shè)備及其接口電路
2.1.4 總線
2.2 80X86系列微處理器的功能結(jié)構(gòu)
2.2.1 8086/8088及80286微處理器的功能結(jié)構(gòu)
2.2.2 8086/8088的存儲(chǔ)器組織及其尋址
2.2.3 8086/8088的I/O地址空間
2.2.4 80386/80486 CPU的功能結(jié)構(gòu)
2.2.5 Pentium級(jí)CPU的功能結(jié)構(gòu)
習(xí)題與思考題

第三章 80X86的尋址方式和指令系統(tǒng)
3.1 指令的格式
3.1.1 機(jī)器指令格式
3.1.2 符號(hào)指令格式
3.2 尋址方式
3.2.1 立即尋址（ImmediateAddressing）
3.2.2 寄存器尋址（RegisterAddressing）
3.2.3 存儲(chǔ)器操作數(shù)的尋址方式
3.3 指令系統(tǒng)
3.3.1 數(shù)據(jù)傳送類指令
3.3.2 算術(shù)運(yùn)算指令
3.3.3 邏輯運(yùn)算與移位指令
3.3.4 串操作指令
3.3.5 位操作指令
3.3.6 控制轉(zhuǎn)移類指令
3.3.7 標(biāo)志位操作指令
3.3.8 按條件設(shè)置字節(jié)指令SET
3.3.9 處理器控制指令
3.3.10 操作系統(tǒng)型指令
習(xí)題與思考題

第四章 匯編語(yǔ)言程序設(shè)計(jì)
4.1 計(jì)算機(jī)程序設(shè)計(jì)語(yǔ)言的演變
4.1.1 機(jī)器語(yǔ)言
4.1.2 匯編語(yǔ)言
4.1.3 高級(jí)語(yǔ)言
4.1.4 混合語(yǔ)言
4.2 匯編語(yǔ)言語(yǔ)法
4.2.1 指令語(yǔ)句格式
4.2.2 匯編語(yǔ)句的操作數(shù)
4.2.3 變量的定義方法
4.2.4 偽指令
4.2.5 宏指令及其使用
4.3 實(shí)地址方式下的匯編語(yǔ)言程序設(shè)計(jì)
4.3.1 順序程序設(shè)計(jì)
4.3.2 分支程序設(shè)計(jì)
4.3.3 循環(huán)程序設(shè)計(jì)
4.3.4 子程序設(shè)計(jì)
4.3.5 多模塊程序設(shè)計(jì)
4.4 匯編程序及上機(jī)過程
4.4.1 匯編語(yǔ)言源程序的匯編、連接和裝入運(yùn)行
4.4.2 匯編程序?qū)υ闯绦虻膮R編過程
4.4.3 匯編語(yǔ)言和PC DOS的接口
4.4.4 MASM版本介紹
4.5 DOS及BIOS功能調(diào)用
4.5.1 DOS中斷及功能調(diào)用
4.5.2 BIOS中斷及功能調(diào)用
4.6 匯編語(yǔ)言與高級(jí)語(yǔ)言的混合編程
習(xí)題與思考題

第五章 微處理器外部結(jié)構(gòu)和總線操作時(shí)序
5.1 8086/8088 CPU的引腳功能
5.1.1 8086/8088 CPU共用引腳功能
5.1.2 最小方式下引腳信號(hào)的功能
5.1.3 最大方式下引腳信號(hào)的功能
5.1.4 8086/8088最小方式和最大方式系統(tǒng)的基本配置
5.2 8086/8088系統(tǒng)總線時(shí)序
5.2.1 系統(tǒng)的復(fù)位時(shí)序及典型的總線周期時(shí)序
5.2.2 最小方式系統(tǒng)總線周期時(shí)序
5.2.3 最大方式系統(tǒng)總線周期時(shí)序
5.3 80386/80486 CPU的引腳信號(hào)功能及其系統(tǒng)總線時(shí)序
5.3.1 80386引腳信號(hào)及其系統(tǒng)總線時(shí)序
5.3.2 80486引腳信號(hào)及其系統(tǒng)總線時(shí)序
習(xí)題與思考題

第六章 半導(dǎo)體存儲(chǔ)器
6.1 存儲(chǔ)器的分類和主要性能指標(biāo)
6.1.1 存儲(chǔ)器的分類
6.1.2 內(nèi)存儲(chǔ)器的性能指標(biāo)
6.2 只讀存儲(chǔ)器RoM
6.2.1 只讀存儲(chǔ)器的結(jié)構(gòu)、特點(diǎn)和分類
6.2.2 紫外線擦除可編程只讀存儲(chǔ)器UVEPROM
6.2.3 電擦除可編程只讀存儲(chǔ)器E：PRoM
6.2.4 Flash閃速存儲(chǔ)器
6.3 靜態(tài)隨機(jī)存取存儲(chǔ)器SRAM
6.3.1 SRAM的基本結(jié)構(gòu)
6.3.2 SRAM基本存儲(chǔ)電路及典型芯片舉例
6.3.3 非揮發(fā)靜態(tài)隨機(jī)存取存儲(chǔ)器NUSRAM
6.3.4 SRAM、ROM與CPU的連接
6.4 動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器DRAM
6.4.1 DRAM基本存儲(chǔ)單元及其工作原理
6.4.2 簡(jiǎn)單DRAM芯片舉例
6.4.3 簡(jiǎn)單動(dòng)態(tài)RAM的連接與再生
6.5 高速緩沖存儲(chǔ)器Cache
6.5.1 概述
6.5.2 高速緩沖存儲(chǔ)器的組成和結(jié)構(gòu)
6.5.3 高速緩存Cache的地址映像功能
6.5.4 Cache內(nèi)容的替換
習(xí)題及思考題

第七章80386/80486 CPU的存儲(chǔ)器管理
7.1 實(shí)方式存儲(chǔ)器管理
7.1.1 存儲(chǔ)器的分段結(jié)構(gòu)
7.1.2 物理地址的形成
……
第八章 中斷及異常
第九章 輸入/輸出方法及常用的接口電路
第十章 微型計(jì)算機(jī)系統(tǒng)
第十一章 微型機(jī)操作系統(tǒng)和微型機(jī)網(wǎng)絡(luò)簡(jiǎn)介
參考文獻(xiàn)