目錄
序
前言
第1章 緒論 1
1.1 應(yīng)用需求 1
1.1.1 未來(lái)典型應(yīng)用 2
1.1.2 通信系統(tǒng)需求 5
1.2 移動(dòng)通信與MIMO檢測(cè) 7
1.2.1 通信技術(shù)發(fā)展 7
1.2.2 5G關(guān)鍵技術(shù) 9
1.2.3 MIMO基帶處理 13
1.2.4 大規(guī)模MIMO檢測(cè)難點(diǎn) 18
1.3 MIMO檢測(cè)芯片研究現(xiàn)狀 19
1.3.1 基于ISAP的MIMO檢測(cè)芯片 19
1.3.2 基于ASIC的MIMO檢測(cè)芯片 24
1.3.3 傳統(tǒng)MIMO檢測(cè)芯片的局限性 40
1.4 MIMO檢測(cè)動(dòng)態(tài)重構(gòu)芯片技術(shù) 40
1.4.1 可重構(gòu)計(jì)算概述 40
1.4.2 MIMO檢測(cè)動(dòng)態(tài)重構(gòu)芯片研究現(xiàn)狀 48
參考文獻(xiàn) 57
第2章 線性大規(guī)模MIMO檢測(cè)算法 65
2.1 線性算法概述 65
2.2 紐曼級(jí)數(shù)近似算法 68
2.2.1 算法設(shè)計(jì) 68
2.2.2 誤差分析 69
2.2.3 復(fù)雜度與誤塊率 72
2.3 切比雪夫迭代算法 75
2.3.1 算法設(shè)計(jì) 75
2.3.2 收斂性 79
2.3.3 復(fù)雜度與并行性 83
2.3.4 誤比特率 85
2.3.5 信道模型影響分析 87
2.4 雅可比迭代算法 89
2.4.1 加權(quán)雅可比迭代及收斂性 89
2.4.2 復(fù)雜度及誤幀率 93
2.4.3 信道模型影響分析 96
2.5 共軛梯度算法 97
2.5.1 算法設(shè)計(jì) 97
2.5.2 收斂性 99
2.5.3 迭代初值及搜索 100
2.5.4 復(fù)雜度與并行性 104
2.5.5 誤符號(hào)率 105
參考文獻(xiàn) 107
第3章 線性大規(guī)模MIMO檢測(cè)架構(gòu) 110
3.1 紐曼級(jí)數(shù)近似硬件架構(gòu) 110
3.1.1 VLSI頂層結(jié)構(gòu) 110
3.1.2 近似求逆及匹配濾波模塊 111
3.1.3 均衡和SINR模塊 112
3.1.4 IFFT及LLR模塊 113
3.1.5 基于Cholesky分解求逆模塊 113
3.2 切比雪夫迭代硬件架構(gòu) 115
3.2.1 VLSI頂層結(jié)構(gòu) 115
3.2.2 初始模塊 115
3.2.3 迭代模塊 117
3.2.4 LLR模塊 118
3.2.5 實(shí)驗(yàn)結(jié)果與比較 118
3.3 加權(quán)雅可比迭代硬件架構(gòu) 121
3.3.1 VLSI頂層架構(gòu) 121
3.3.2 對(duì)角脈動(dòng)陣列 122
3.3.3 WeJi模塊 124
3.3.4 LLR模塊 126
3.3.5 實(shí)驗(yàn)結(jié)果與比較 127
3.4 共軛梯度法硬件架構(gòu) 133
3.4.1 VLSI頂層結(jié)構(gòu) 133
3.4.2 輸入輸出模塊 133
3.4.3 乘法模塊 134
3.4.4 迭代模塊 135
3.4.5 實(shí)驗(yàn)結(jié)果及比較 136
參考文獻(xiàn) 138
第4章 非線性大規(guī)模MIMO信號(hào)檢測(cè)算法 141
4.1 傳統(tǒng)非線性MIMO信號(hào)檢測(cè)算法 142
4.1.1 ML信號(hào)檢測(cè)算法 142
4.1.2 SD信號(hào)檢測(cè)算法和K-best信號(hào)檢測(cè)算法 144
4.2 CHOSLAR算法 147
4.2.1 系統(tǒng)模型 147
4.2.2 QR分解 147
4.2.3 格基規(guī)約 149
4.2.4 Cholesky預(yù)處理 150
4.2.5 改進(jìn)K-best檢測(cè)器及其性能仿真 156
4.2.6 總結(jié)和分析 161
4.3 TASER算法 163
4.3.1 系統(tǒng)模型 163
4.3.2 半定松弛 165
4.3.3 算法分析 165
4.3.4 性能分析 168
4.3.5 計(jì)算復(fù)雜度 169
參考文獻(xiàn) 170
第5章 非線性大規(guī)模MIMO檢測(cè)硬件架構(gòu) 175
5.1 CHOSLAR硬件架構(gòu) 175
5.1.1 VLSI結(jié)構(gòu) 175
5.1.2 實(shí)現(xiàn)結(jié)果和比較 182
5.2 TASER硬件架構(gòu) 185
5.2.1 架構(gòu)綜述 185
5.2.2 基本處理單元 187
5.2.3 實(shí)現(xiàn)細(xì)節(jié) 188
5.2.4 FPGA實(shí)現(xiàn)結(jié)果 189
5.2.5 ASIC實(shí)現(xiàn)結(jié)果 191
參考文獻(xiàn) 193
第6章 大規(guī)模MIMO檢測(cè)動(dòng)態(tài)重構(gòu)芯片 196
6.1 算法分析 196
6.1.1 算法分析方法 197
6.1.2 算法共性 198
6.1.3 計(jì)算模型 198
6.2 數(shù)據(jù)通路 200
6.2.1 可重構(gòu)運(yùn)算單元陣列結(jié)構(gòu) 201
6.2.2 運(yùn)算單元結(jié)構(gòu) 203
6.2.3 共享存儲(chǔ)器 207
6.2.4 互連 209
6.3 配置通路 240
6.3.1 控制設(shè)計(jì) 241
6.3.2 主控接口 241
6.3.3 配置控制器 243
6.3.4 配置包設(shè)計(jì) 244
6.3.5 映射方法 248
參考文獻(xiàn) 253
第7章 大規(guī)模MIMO檢測(cè)VLSI架構(gòu)展望 257
7.1 服務(wù)器端應(yīng)用展望 258
7.1.1 5G通信特點(diǎn)概要 258
7.1.2 服務(wù)器端特點(diǎn)概要 260
7.1.3 服務(wù)器端應(yīng)用 261
7.2 移動(dòng)終端應(yīng)用展望 267
7.2.1 基于ASIC的檢測(cè)芯片應(yīng)用 268
7.2.2 基于可重構(gòu)的檢測(cè)芯片應(yīng)用 272
7.3 邊緣計(jì)算應(yīng)用展望 275
7.3.1 邊緣計(jì)算的概念 276
7.3.2 檢測(cè)芯片在邊緣計(jì)算應(yīng)用 278
參考文獻(xiàn) 281
彩圖