第1章 數(shù)字電路與系統(tǒng)實(shí)驗(yàn)基礎(chǔ) 1
1.1 實(shí)驗(yàn)規(guī)則與實(shí)驗(yàn)方法 1
1.1.1 實(shí)驗(yàn)守則 1
1.1.2 實(shí)驗(yàn)基本流程 2
1.1.3 故障分析 4
1.2 數(shù)字集成電路簡(jiǎn)介 6
1.2.1 概述 6
1.2.2 TTL器件 6
1.2.3 CMOS器件 7
1.2.4 數(shù)字集成電路的封裝 8
1.3 可編程邏輯器件簡(jiǎn)介 10
1.3.1 概述 10
1.3.2 CPLD介紹 12
1.3.3 FPGA介紹 13
1.3.4 FPGA與CPLD的區(qū)別 14
第2章 數(shù)字電路與系統(tǒng)實(shí)驗(yàn)工具 15
2.1 Quartus II軟件使用介紹 15
2.1.1 Quartus II設(shè)計(jì)流程 16
2.1.2 SignalTap II使用介紹 37
2.1.3 In-System Memory Content Editor使用介紹 42
2.2 DSE-V數(shù)字電路與系統(tǒng)實(shí)驗(yàn)平臺(tái)介紹 45
2.2.1 系統(tǒng)主板使用說明 45
2.2.2 EP2C5核心目標(biāo)板使用說明 57
2.3 自助實(shí)驗(yàn)板 61
第3章 數(shù)字電路實(shí)驗(yàn) 63
3.1 EDA工具軟件的使用 63
3.2 DSE-V實(shí)驗(yàn)平臺(tái)的使用 63
3.3 三態(tài)門和OC門的研究 65
3.4 用SSI設(shè)計(jì)組合邏輯電路 67
3.5 MSI組合電路的HDL設(shè)計(jì) 69
3.6 用MSI設(shè)計(jì)組合邏輯電路 71
3.7 集成觸發(fā)器及應(yīng)用 73
3.8 時(shí)序電路的HDL設(shè)計(jì) 76
3.9 脈沖波形的產(chǎn)生和整形 77
3.10 綜合時(shí)序電路設(shè)計(jì) 80
3.11 多功能數(shù)字鐘的設(shè)計(jì) 82
3.12 交通信號(hào)燈控制系統(tǒng)的設(shè)計(jì) 84
3.13 存儲(chǔ)器應(yīng)用—乘法器的設(shè)計(jì) 85
3.14 用狀態(tài)機(jī)實(shí)現(xiàn)ADC控制電路 87
3.15 函數(shù)信號(hào)發(fā)生器的設(shè)計(jì) 90
第4章 數(shù)字系統(tǒng)實(shí)驗(yàn) 93
4.1 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ)知識(shí) 93
4.1.1 數(shù)字系統(tǒng)設(shè)計(jì)概述 93
4.1.2 數(shù)字系統(tǒng)自頂向下的設(shè)計(jì)方法 96
4.1.3 算法流程圖及ASM圖 96
4.2 含1個(gè)數(shù)統(tǒng)計(jì)電路 99
4.3 DDS波形發(fā)生器 101
4.4 等精度頻率計(jì) 104
4.5 信號(hào)存儲(chǔ)與回放系統(tǒng) 107
4.6 FIR數(shù)字濾波器 108
4.7 快速傅里葉變換（FFT） 117
附錄A Verilog HDL基本語(yǔ)法 127
附錄B 元器件引腳圖與邏輯功能表 138
附錄C 常用數(shù)字集成電路型號(hào)、功能對(duì)照表 146
參考文獻(xiàn) 150