本書(shū)主要內(nèi)容涉及多核處理器設(shè)計(jì)優(yōu)化的三個(gè)方面：低功耗、高可靠和易測(cè)試；從處理器核、片上互連網(wǎng)絡(luò)和內(nèi)存系統(tǒng)三個(gè)方面論述多核處理器設(shè)計(jì)的低功耗和高可靠?jī)?yōu)化方法；從邏輯電路的可測(cè)試性體系結(jié)構(gòu)以及存儲(chǔ)器電路的自測(cè)試方面論述多核處理器的可測(cè)試性設(shè)計(jì)方法；從新型三維堆疊架構(gòu)以及異構(gòu)數(shù)據(jù)中心系統(tǒng)層面論述多核處理器的能效提升方法；并以中國(guó)科學(xué)院計(jì)算技術(shù)研究所自主研發(fā)的DPU-M多核處理器為例，介紹相關(guān)成果的應(yīng)用。

更多科學(xué)出版社服務(wù)，請(qǐng)掃碼獲取。