隨著集成電路設(shè)計能力和制造工藝水平的不斷提高以及越來越廣泛的應(yīng)用需求驅(qū)動，數(shù)字電路系統(tǒng)設(shè)計實現(xiàn)方法和應(yīng)用目標都已發(fā)生了較大變化�；�于中小規(guī)模集成電路芯片的板載系統(tǒng)設(shè)計已成為過去，以數(shù)字電路芯片為設(shè)計目的,以可編程邏輯器件作為設(shè)計驗證平臺的新
方法方興未艾。
目前已有許多數(shù)字邏輯電路和 EDA 設(shè)計的優(yōu)秀教材，為何還要編寫本書呢？一方面,作者在教學過程中雖然更換了多種教材，但仍有缺憾，不能完全稱心如意;另一方面,作者想將30年從教和科研經(jīng)歷中的感悟盡可能通過本教材分享給讀者。本書的獨特之處主要體現(xiàn)在如下幾
點：(1）基于布爾代數(shù)理論和數(shù)字電路元件,以構(gòu)建數(shù)字電路系統(tǒng)為目標，充分闡述數(shù)字電路系統(tǒng)的原理及其分析、設(shè)計和測試方法;(2）加強現(xiàn)代數(shù)字電路系統(tǒng)設(shè)計和測試方法的運用，在第4 章 Verilog 硬件描述語言及其后續(xù)章節(jié)，都充分融入了 HDL 設(shè)計數(shù)字系統(tǒng)的方法，為數(shù)字集成電路設(shè)計打下入門基礎(chǔ);(3）既充分闡述了數(shù)字電路系統(tǒng)的邏輯功能,也盡可能詳細闡述了數(shù)字電路系統(tǒng)的運算功能;(4)特別闡述了實現(xiàn)數(shù)字電路的器件及信號形式、延時、狀態(tài)翻轉(zhuǎn)和電路優(yōu)化等內(nèi)容，以便學生能充分理解和掌握數(shù)字電路系統(tǒng)的工作速度、功耗和成本等參數(shù)指標;(5）融入了數(shù)字電路與系統(tǒng)設(shè)計的工程性經(jīng)驗。(6）在清楚闡述工作原理和電路結(jié)構(gòu)的基礎(chǔ)上，完整介紹了精選的幾種74 系列器件及其應(yīng)用案例。(7）注重專業(yè)課程體系結(jié)構(gòu)，第1章介紹的模擬信號與數(shù)字信號和模數(shù)與數(shù)模轉(zhuǎn)換，與前修模擬電路課程相銜接，第9 章介紹的處理器系統(tǒng)，與后續(xù)數(shù)字集成電路設(shè)計和微機原理等課程緊密關(guān)聯(lián);（8）適當?shù)睦�題有助于初學者理解和掌握分析設(shè)計方法：(9)提供了所有Verilog HDL設(shè)計代碼對應(yīng)的測試激勵代碼和仿真波形，部分代碼以二維碼形式展示，有助于掌握現(xiàn)代數(shù)字系統(tǒng)的仿真驗證方法。(10）提供了全部習題答案,便于讀者自行檢驗掌握的程度。
全書共9章。第1章為緒論，介紹模擬信號與數(shù)字信號,模數(shù)與數(shù)模轉(zhuǎn)換，數(shù)字0和1,數(shù)字電路與系統(tǒng)的設(shè)計方法。
第2章為邏輯代數(shù)基礎(chǔ)，介紹邏輯代數(shù)，邏輯關(guān)系的描述，邏輯函數(shù)化簡。
第3章為門電路與數(shù)字集成電路,包括數(shù)字集成電路概述，CMOS 門電路,CMOS 集成電路的電氣特性，可編程邏輯器件。
第4章為 Verilog 硬件描述語言，介紹 Verilog HDL模塊的基本結(jié)構(gòu)，Verilog HDL 語言要素語句及描述方式,電路信號延時，邏輯設(shè)計的仿真驗證。
第5章為組合邏輯電路分析與設(shè)計,介紹組合邏輯電路分析，組合邏輯電路設(shè)計，組合邏輯電路可測性設(shè)計。
第6章為時序邏輯電路分析與設(shè)計，介紹鎖存器,觸發(fā)器,時序邏輯電路分析，同步時序邏輯電路設(shè)計,時序約束分析,時序電路可測性設(shè)計。
第7章為運算處理電路，介紹數(shù)的表示與運算,算術(shù)運算電路,其他運算處理電路。
第8 章為時序功能電路，介紹寄存器，計數(shù)器，流水線。
第9 章為處理器系統(tǒng)，介紹體系結(jié)構(gòu),指令系統(tǒng)，處理器結(jié)構(gòu)，存儲器，輸入/輸出。
本教材適用于電子信息類、計算機類、自動化類、電氣類和儀器類等學科專業(yè)。建議在教學
過程中，偏系統(tǒng)設(shè)計類專業(yè)可適當精簡第3 章的內(nèi)容，而偏集成電路設(shè)計和芯片制造類專業(yè)可適當精簡第9章的內(nèi)容。本教材提供了習題答案和PPT。本教材建議64 學時。
本課程建設(shè)了配套的 MOOC 課程數(shù)字邏輯與集成電路設(shè)計，已在中國大學 MOOC 平臺上線。
本教材由林水生編寫第1章、第5~9章和全書習題答案,周軍編寫第2~4 章。本教材的Verilog代碼仿真驗證由研究生李成龍、張輝和李逸文完成。林水生統(tǒng)編全稿。
本教材的編寫得到了電子科技大學教務(wù)處、電子科技大學數(shù)字邏輯電路課程組全體老師的大力支持，收獲了很多有益建議。本教材經(jīng)李文淵教授認真仔細審稿，并提出了許多寶貴修改意見。本教材出版過程中得到了高等教育出版社的大力支持與幫助。在此一并表示衷心的感謝！特別感謝參考文獻的作者們?yōu)楸窘滩木帉懱峁┝司帉懰悸泛退夭摹?br />盡管參考和汲取了眾多優(yōu)秀教材的精華，并花費了2年多時間編撰才得以成稿，又花了1年多時間修改定稿，但由于作者水平有限，本我難免存在不足，懇請廣大讀者批評指正并反饋意見和建議。編者郵箱：sslin@uestc.edu.cn。