本書根據(jù)《計算機學科教學計劃》編寫。全書共9章，內(nèi)容包括數(shù)字邏輯基礎、邏輯代數(shù)基礎、集成門電路、組合邏輯電路、觸發(fā)器、同步時序邏輯電路、異步時序邏輯電路、硬件描述語言Verilog HDL，以及脈沖波形的產(chǎn)生與整形。
本書不僅介紹了數(shù)字邏輯的分析和設計方法，還介紹了一些典型的數(shù)字電路的設計和應用方法，以及可編程邏輯電路的設計和實現(xiàn)方法。每章均配有習題，以幫助讀者深入地進行學習。
本書既可作為高等院校計算機、軟件工程、電子信息、自動控制及通信等專業(yè)的教材，也可作為數(shù)字電路和數(shù)字系統(tǒng)研發(fā)人員的技術參考書。
前言
第1章數(shù)字邏輯基礎
11概述
111數(shù)字邏輯研究的對象及方法
112數(shù)字電路的發(fā)展
113數(shù)字電路的分類
12數(shù)制及其轉換
121進位計數(shù)制
122數(shù)制轉換
13帶符號數(shù)的代碼表示
131原碼及其運算
132反碼及其運算
133補碼及其運算
134符號位擴展
14數(shù)的定點與浮點表示
15數(shù)碼和字符的編碼
151BCD編碼
152可靠性編碼
153字符編碼
16本章小結
17習題
第2章邏輯代數(shù)基礎
21邏輯代數(shù)的基本概念
211邏輯代數(shù)的定義
212邏輯代數(shù)的基本運算
213邏輯代數(shù)的復合運算
214邏輯函數(shù)的表示法及邏輯函數(shù)間的相等
22邏輯代數(shù)的基本定律、規(guī)則和常用公式
221基本定律
222重要規(guī)則
23邏輯函數(shù)表達式的形式與轉換
231邏輯函數(shù)表達式的基本形式
232邏輯函數(shù)表達式的標準形式
233邏輯函數(shù)表達式的轉換
24邏輯函數(shù)的化簡
241代數(shù)化簡法
242卡諾圖化簡法
243包含無關項的邏輯函數(shù)的化簡
244多輸出邏輯函數(shù)的化簡
25本章小結
26習題
第3章集成門電路
31正邏輯和負邏輯
32分立元件門電路
321與門
322或門
323非門
33TTL邏輯門電路
331TTL與非門
332TTL邏輯門的外特性
333集電極開路輸出門（OC門）
334三態(tài)輸出門（TS門）
34CMOS 集成邏輯門電路
341CMOS反相器（非門）
342CMOS與非門
343CMOS或非門
344CMOS 三態(tài)非門
345CMOS漏極開路輸出門（OD門）
346CMOS傳輸門
35TTL和CMOS之間的接口電路
351用TTL門驅動CMOS門
352用CMOS門驅動TTL門
36本章小結
37習題
第4章組合邏輯電路
41組合邏輯電路的基本概念
42組合邏輯電路的分析
421組合電路分析方法
422組合電路分析示例
43組合邏輯電路的設計
431組合電路設計方法
432組合電路的設計示例
433組合邏輯電路設計的優(yōu)化問題
44經(jīng)典邏輯運算電路
441半加器
442全加器
443全減器
45代碼轉換電路
451代碼轉換電路的設計
452代碼轉換電路的應用
46數(shù)值比較電路
4611位數(shù)值比較器
4624位數(shù)值比較器
463集成比較器的應用
47編碼器和譯碼器
471編碼器的設計
472編碼器的應用
473譯碼器的設計
474譯碼器的應用
48數(shù)據(jù)選擇器和數(shù)據(jù)分配器
481數(shù)據(jù)選擇器的設計
482數(shù)據(jù)選擇器的應用
483數(shù)據(jù)分配器的設計
484數(shù)據(jù)分配器的應用
49競爭和冒險
491競爭和冒險現(xiàn)象
492險象的判定
493險象的消除和減弱
410組合邏輯電路的應用實例
4101用全加器將2位8421BCD碼變換成二進制代碼
4102數(shù)據(jù)傳輸系統(tǒng)
411本章小結
412習題
第5章觸發(fā)器
51觸發(fā)器的基本概念
511觸發(fā)器的電路結構和特點
512觸發(fā)器的邏輯功能和分類
52RS觸發(fā)器
521用與非門構成的基本RS觸發(fā)器
522用或非門構成的基本RS觸發(fā)器
523鐘控RS觸發(fā)器
524主從RS觸發(fā)器
53D觸發(fā)器
531鐘控(電平型)D觸發(fā)器
532邊沿(維持-阻塞)D觸發(fā)器
54JK觸發(fā)器
541鐘控JK觸發(fā)器
542主從JK觸發(fā)器
543邊沿JK觸發(fā)器
55集成觸發(fā)器
551集成D觸發(fā)器
552集成JK觸發(fā)器
553集成T觸發(fā)器
554集成T′觸發(fā)器(翻轉觸發(fā)器)
56觸發(fā)器的時間參數(shù)
561觸發(fā)器的靜態(tài)參數(shù)
562觸發(fā)器的動態(tài)參數(shù)
57不同類型觸發(fā)器的轉換
571JK觸發(fā)器轉換為D、T、T′和RS觸發(fā)器
572D觸發(fā)器轉換為JK、T、T′和RS觸發(fā)器
58觸發(fā)器的應用實例
581消顫開關
582分頻和雙相時鐘的產(chǎn)生
583異步脈沖同步化
59本章小結
510習題
第6章同步時序邏輯電路
61時序邏輯電路的基本概念
611時序邏輯電路結構
612時序邏輯電路分類
62同步時序邏輯電路的分析
621時序邏輯電路表示方法
622分析方法和步驟
623分析舉例
63同步時序邏輯電路的設計
631設計方法和步驟
632狀態(tài)圖和狀態(tài)表
633狀態(tài)化簡方法
634狀態(tài)分配及編碼
64典型同步時序邏輯電路設計
641 串行序列檢測器
642代碼檢測器
643計數(shù)器
644寄存器
645移位寄存器型計數(shù)器
65典型同步時序邏輯電路集成芯片的應用
651集成計數(shù)器及其應用
652集成寄存器及其應用
66同步時序邏輯電路的應用實例
661計數(shù)器用作分頻器
662計數(shù)型序列信號發(fā)生器
67本章小結
68習題
第7章異步時序邏輯電路
71異步時序邏輯電路的分類及特點
72脈沖異步時序邏輯電路
721脈沖異步時序邏輯電路的分析
722脈沖異步時序邏輯電路的設計
73電平異步時序邏輯電路
731電平異步電路的分析
732電平異步電路中的競爭與險象
733電平異步時序電路設計
74異步計數(shù)器的原理與應用
75本章小結
76習題
第8章硬件描述語言Verilog HDL
81Verilog HDL語言概述
82Verilog HDL基本語法
821標識符
822數(shù)值和常數(shù)
823數(shù)據(jù)類型
824Verilog HDL的基本結構
83Verilog HDL的操作符
831算術操作符
832關系操作符
833等價操作符
834位操作符
835邏輯操作符
836縮減操作符
837移位操作符
838條件操作符
839拼接和復制操作符
84基本邏輯門電路的Verilog HDL
841與門的Verilog HDL描述
842或門的Verilog HDL描述
843非門的Verilog HDL描述
844與非門的Verilog HDL描述
845或非門的Verilog HDL描述
846緩沖器電路的Verilog HDL描述
847與或非門的Verilog HDL描述
85Verilog HDL的描述方式
851門級描述
852數(shù)據(jù)流級描述
853行為級描述
86組合邏輯電路的Verilog HDL實現(xiàn)
861數(shù)值比較器
862編碼器
863譯碼器
87觸發(fā)器的Verilog HDL實現(xiàn)
871維持阻塞D觸發(fā)器
872集成D觸發(fā)器
873邊沿型JK觸發(fā)器
874集成JK觸發(fā)器
88時序邏輯電路的Verilog HDL實現(xiàn)
881簡單的時序邏輯電路
882復雜的時序邏輯電路
89較復雜的電路設計實踐
810本章小結
811習題
第9章脈沖波形的產(chǎn)生與整形
91概述
92555定時器
921555定時器內(nèi)部結構
922555定時器基本功能
93用555構成自激多諧振蕩器
931電路結構
932工作原理
94用邏輯門構成的自激多諧振蕩器
95石英晶體振蕩器
96單穩(wěn)態(tài)觸發(fā)器
961用555構成的單穩(wěn)態(tài)觸發(fā)器
962集成單穩(wěn)態(tài)觸發(fā)器
963單穩(wěn)態(tài)觸發(fā)器的應用
97施密特觸發(fā)器
971用555構成施密特觸發(fā)器
972施密特觸發(fā)器的應用
98本章小結
99習題
參考文獻
書單推薦
