第1章 數(shù)字電路基礎(chǔ) （1）
1.1 數(shù)字信號和數(shù)字信息 （1）
1.1.1 數(shù)字技術(shù)的由來 （1）
1.1.2 數(shù)字信號的抗干擾能力 （2）
1.1.3 數(shù)字電路中的信息表示 （4）
1.1.4 數(shù)字電路中的信息傳輸 （5）
1.2 數(shù)字電路中的數(shù)與碼 （6）
1.2.1 數(shù)制 （6）
1.2.2 常用數(shù)制之間的轉(zhuǎn)換 （8）
1.2.3 無符號二進制數(shù)的算術(shù)運算 （11）
1.2.4 有符號二進制數(shù)的表示 （11）
1.2.5 碼制及編碼 （15）
1.3 邏輯代數(shù) （17）
1.3.1 基本邏輯運算 （17）
1.3.2 復(fù)合邏輯運算 （18）
1.3.3 公理 （20）
1.3.4 基本定律 （20）
1.3.5 基本定理 （21）
本章小結(jié) （22）
習(xí)題1 （22）
第2章 邏輯門 （24）
2.1 基本邏輯門 （24）
2.1.1 邏輯門系列 （24）
2.1.2 基本邏輯門符號及波形 （25）
2.2 高、低電平的獲得 （28）
2.3 二極管邏輯門 （28）
2.4 CMOS門 （29）
2.4.1 MOS管 （30）
2.4.2 CMOS反相器 （30）
2.4.3 CMOS與非門 （31）
2.4.4 CMOS或非門 （31）
2.4.5 CMOS緩沖器 （32）
2.4.6 CMOS門的電氣特性 （32）
2.5 其他類型的CMOS門 （35）
本章小結(jié) （37）
習(xí)題2 （37）
第3章 邏輯函數(shù)及組合邏輯電路 （38）
3.1 邏輯函數(shù)的表示 （38）
3.1.1 邏輯函數(shù)的一般表示 （38）
3.1.2 邏輯式的標(biāo)準(zhǔn)形式1 （41）
3.1.3 邏輯式的標(biāo)準(zhǔn)形式2 （42）
3.1.4 邏輯式標(biāo)準(zhǔn)形式之間的轉(zhuǎn)換 （44）
3.2 邏輯函數(shù)的化簡與轉(zhuǎn)換 （46）
3.2.1 邏輯函數(shù)的化簡 （46）
3.2.2 邏輯式的變換 （50）
3.3 組合邏輯電路分析 （51）
3.4 組合邏輯電路設(shè)計 （53）
本章小結(jié) （55）
習(xí)題3 （56）
第4章 常用組合邏輯電路及層次化設(shè)計 （58）
4.1 常用組合邏輯電路 （58）
4.1.1 加法器 （58）
4.1.2 譯碼器 （61）
4.1.3 數(shù)據(jù)選擇器 （65）
4.1.4 編碼器 （68）
4.1.5 數(shù)值比較器 （69）
4.2 層次化和模塊化設(shè)計 （71）
4.2.1 編碼器擴展 （71）
4.2.2 譯碼器擴展 （73）
4.2.3 數(shù)據(jù)選擇器擴展 （74）
4.2.4 譯碼器實現(xiàn)邏輯函數(shù) （74）
4.2.5 數(shù)據(jù)選擇器實現(xiàn)邏輯函數(shù) （76）
4.2.6 算術(shù)邏輯單元的設(shè)計 （77）
4.3 競爭-冒險 （81）
4.3.1 競爭-冒險的定義 （81）
4.3.2 消除競爭-冒險的方法 （82）
本章小結(jié) （83）
習(xí)題4 （83）
第5章 Verilog HDL設(shè)計基礎(chǔ) （85）
5.1 Verilog HDL的基本結(jié)構(gòu) （85）
5.1.1 模塊 （85）
5.1.2 Verilog HDL的描述方式 （87）
5.2 Verilog HDL的基本要素 （89）
5.2.1 常量 （90）
5.2.2 變量和數(shù)據(jù)類型 （91）
5.2.3 運算符及表達(dá)式 （94）
5.3 Verilog HDL的基本語句 （96）
5.3.1 結(jié)構(gòu)說明語句 （96）
5.3.2 賦值語句 （98）
5.3.3 塊語句 （99）
5.3.4 條件語句 （100）
5.4 常用組合邏輯電路的Verilog HDL程序舉例 （105）
5.4.1 編碼器 （105）
5.4.2 譯碼器 （107）
5.4.3 其他組合邏輯電路 （109）
5.4.4 層次化設(shè)計 （111）
本章小結(jié) （112）
習(xí)題5 （113）
第6章 存儲記憶器件 （115）
6.1 雙穩(wěn)態(tài)器件 （115）
6.2 鎖存器 （116）
6.2.1 基本鎖存器 （116）
6.2.2 門控SR鎖存器 （118）
6.2.3 D鎖存器 （120）
6.3 觸發(fā)器 （121）
6.3.1 主從型SR觸發(fā)器 （121）
6.3.2 主從型JK觸發(fā)器 （123）
6.3.3 主從型D觸發(fā)器 （124）
6.3.4 邊沿觸發(fā)器 （125）
6.4 觸發(fā)器的邏輯功能描述 （126）
6.4.1 SR觸發(fā)器的邏輯功能描述 （127）
6.4.2 D觸發(fā)器的邏輯功能描述 （128）
6.4.3 JK觸發(fā)器的邏輯功能描述 （128）
6.4.4 T和T＇觸發(fā)器的邏輯功能描述 （129）
6.4.5 觸發(fā)器功能轉(zhuǎn)換 （130）
6.4.6 帶有異步置位、復(fù)位端的觸發(fā)器 （131）
6.5 存儲器 （133）
6.5.1 只讀存儲器（ROM） （133）
6.5.2 隨機存儲器（RAM） （136）
6.5.3 存儲器容量的擴展 （139）
6.5.4 存儲器應(yīng)用 （141）
6.6 可編程邏輯器件（PLD） （145）
6.6.1 簡單PLD原理 （146）
6.6.2 復(fù)雜PLD原理 （148）
6.6.3 CPLD結(jié)構(gòu)與原理 （149）
6.6.4 FPGA結(jié)構(gòu)與原理 （151）
本章小結(jié) （153）
習(xí)題6 （154）
第7章 常用時序邏輯電路 （156）
7.1 寄存器 （156）
7.1.1 普通寄存器 （156）
7.1.2 移位寄存器 （157）
7.2 二進制計數(shù)器 （160）
7.2.1 同步二進制計數(shù)器 （160）
7.2.2 異步二進制計數(shù)器 （162）
7.2.3 移位寄存型計數(shù)器 （163）
7.3 十進制計數(shù)器 （165）
7.4 中規(guī)模集成計數(shù)器 （166）
7.4.1 同步二進制計數(shù)器 （167）
7.4.2 同步十進制計數(shù)器 （169）
7.4.3 異步計數(shù)器 （170）
7.4.4 其他計數(shù)器 （171）
7.5 任意進制計數(shù)器 （173）
7.5.1 M＜N （173）
7.5.2 M＞N （177）
7.6 常用時序邏輯電路的Verilog HDL程序設(shè)計 （183）
7.6.1 時序邏輯電路Verilog HDL程序設(shè)計的特點 （183）
7.6.2 Verilog HDL程序舉例 （184）
本章小結(jié) （186）
習(xí)題7 （186）
第8章 時序邏輯電路及數(shù)字系統(tǒng)設(shè)計 （189）
8.1 時序邏輯電路 （189）
8.1.1 時序邏輯電路的功能描述 （189）
8.1.2 時序邏輯電路的分析 （190）
8.1.3 有限狀態(tài)機 （194）
8.2 時序邏輯電路設(shè)計 （195）
8.2.1 時序邏輯電路設(shè)計的一般
步驟 （196）
8.2.2 時序邏輯電路設(shè)計舉例 （197）
8.3 數(shù)字系統(tǒng)設(shè)計 （200）
8.3.1 數(shù)字系統(tǒng)的組成 （200）
8.3.2 算法狀態(tài)機 （202）
8.3.3 簡單數(shù)字系統(tǒng)設(shè)計 （202）
8.3.4 狀態(tài)機編程 （206）
8.3.5 Verilog HDL程序舉例 （208）
本章小結(jié) （218）
習(xí)題8 （218）
第9章 脈沖波形的產(chǎn)生和整形 （221）
9.1 555定時器 （221）
9.2 施密特觸發(fā)電路 （222）
9.2.1 施密特觸發(fā)電路的應(yīng)用 （223）
9.2.2 用555定時器實現(xiàn)施密特觸發(fā)電路 （224）
9.3 單穩(wěn)態(tài)電路 （225）
9.3.1 單穩(wěn)態(tài)電路的應(yīng)用 （226）
9.3.2 用555定時器實現(xiàn)單穩(wěn)態(tài)電路 （226）
9.4 多諧振蕩電路 （228）
9.4.1 用555定時器實現(xiàn)多諧振蕩電路 （228）
9.4.2 多諧振蕩電路的應(yīng)用 （229）
本章小結(jié) （230）
習(xí)題9 （230）
第10章 數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器 （232）
10.1 數(shù)模轉(zhuǎn)換器 （232）
10.1.1 權(quán)電阻網(wǎng)絡(luò)數(shù)模轉(zhuǎn)換器 （233）
10.1.2 倒T型電阻網(wǎng)絡(luò)數(shù)模轉(zhuǎn)換器 （234）
10.1.3 用單極性輸出數(shù)模轉(zhuǎn)換器
實現(xiàn)雙極性輸出 （236）
10.1.4 數(shù)模轉(zhuǎn)換器的主要技術(shù)指標(biāo) （237）
10.1.5 數(shù)模轉(zhuǎn)換器應(yīng)用舉例 （238）
10.2 模數(shù)轉(zhuǎn)換器 （240）
10.2.1 模數(shù)轉(zhuǎn)換器的基本原理 （240）
10.2.2 并聯(lián)比較型模數(shù)轉(zhuǎn)換器 （242）
10.2.3 逐次逼近型模數(shù)轉(zhuǎn)換器 （243）
10.2.4 雙積分型模數(shù)轉(zhuǎn)換器 （244）
10.2.5 電壓-頻率變換型模數(shù)轉(zhuǎn)換器 （246）
10.2.6 模數(shù)轉(zhuǎn)換器的主要技術(shù)指標(biāo) （247）
10.2.7 模數(shù)轉(zhuǎn)換器應(yīng)用舉例 （247）
本章小結(jié) （249）
習(xí)題10 （249）
參考文獻 （252）