本書按照教學過程中的項目進行編寫，各項目相關知識的推進符合教學規(guī)律，書中的內容全部符合IEEE1364-2001標準。

全書分為7個項目：項目1主要闡述了Verilog HDL標準，并對Verilog HDL完成的兩大功能進行了綜述；項目2介紹了數(shù)據(jù)流建模；項目3介紹了結構化建模，包括門級原語和層次建模；項目4介紹了行為建模；項目5介紹了狀態(tài)機建模；項目6列舉了一些實用的數(shù)字電路設計實例；項目7設計了一個簡易CPU，建議將該項目作為學生的畢業(yè)設計項目或者實訓項目。

本書可作為高職院校EDA技術和Verilog語言基礎課及其相關實驗指導課的教材，也可作為Verilog語言的初學者和中級水平的讀者的參考書。