1  引論
1.1  數(shù)字信號(hào)與數(shù)字電路
1.2  典型數(shù)字系統(tǒng)——計(jì)算機(jī)的概述
習(xí)題1

2  數(shù)字邏輯基礎(chǔ)
2.1  數(shù)制和碼
2.1.1  常用數(shù)制
2.1.2  不同數(shù)制之間的相互轉(zhuǎn)換
2.1.3  二進(jìn)制數(shù)的算術(shù)運(yùn)算
2.1.4  二進(jìn)制數(shù)的邏輯運(yùn)算
2.1.5  二進(jìn)制編碼
2.2  邏輯代數(shù)基礎(chǔ)
2.2.1  邏輯變量和基本邏輯運(yùn)算
2.2.2  邏輯代數(shù)的基本規(guī)則
2.2.3  邏輯代數(shù)的基本定律和公式
2.2.4  邏輯函數(shù)的表示方法
2.2.5  真值表和函數(shù)表達(dá)式之間的互相轉(zhuǎn)換
2.2.6  函數(shù)表達(dá)式和邏輯圖之間的互相轉(zhuǎn)換
2.2.7  邏輯函數(shù)的公式化簡(jiǎn)法
2.2.8  邏輯函數(shù)的卡諾圖化篩法
2.2.9  具有約束的邏輯函數(shù)化簡(jiǎn)
習(xí)題2

3  邏輯門(mén)
3.1  數(shù)字電路基礎(chǔ)
3.1.1  半導(dǎo)體的基礎(chǔ)知識(shí)
3.1.2  半導(dǎo)體二極管
3.1.3  半導(dǎo)體三極管
3.1.4  絕緣柵型場(chǎng)效應(yīng)管
3.1.5  分立元件邏輯門(mén)電路舉例
3.2  TTL集成電路門(mén)
3.2.1  TTL與非門(mén)
3.2.2  集電極開(kāi)路門(mén)（OC門(mén)）
3.2.3  三態(tài)門(mén)（TS門(mén)）
3.2.4  TTL集成電路系列簡(jiǎn)介
3.3  CMOS門(mén)電路
3.3.1  CMOS門(mén)舉例
3.3.2  CMOS傳輸門(mén)
3.3.3  CMOS集成系列簡(jiǎn)介
3.4  集成門(mén)電路使用中應(yīng)注意的幾個(gè)問(wèn)題
3.4.1  TTL邏輯電路的使用
3.4.2  CMOS電路的操作保護(hù)措施
3.4.3  CMOS與TTL電路接口
習(xí)題3

4  組合邏輯電路
4.1  組合邏輯電路的特點(diǎn)及邏輯功能表示方法
4.2  組合邏輯電路的分析
4.2.1  組合邏輯電路的分析方法
4.2.2  MSI組合邏輯電路的分析方法
4.3  組合邏輯電路的設(shè)計(jì)
4.3.1  組合邏輯電路的實(shí)現(xiàn)方法
4.3.2  組合邏輯電路設(shè)計(jì)的一般步驟
4.4  常用組合邏輯電路
4.4.1  數(shù)值比較器
4.4.2  加法器
4.4.3  數(shù)據(jù)選擇器
4.4.4  編碼器
4.4.5  譯碼器
4.5  組合邏輯電路綜合應(yīng)用實(shí)例
4.6  組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)
習(xí)題4

5  觸發(fā)器
5.1  基本RS觸發(fā)器
5.1.1  電路的組成和工作原理
5.1.2  邏輯功能的描述
5.2  觸發(fā)器的邏輯功能分類(lèi)及邏輯轉(zhuǎn)換
5.2.1  觸發(fā)器的邏輯功能分類(lèi)
5.2.2  觸發(fā)器的邏輯功能轉(zhuǎn)換
5.3  觸發(fā)器的觸發(fā)方式
5.3.1  電平觸發(fā)方式
5.3.2  脈沖觸發(fā)方式
5.3.3  邊沿觸發(fā)方式
5.4  觸發(fā)器中其余端的處理
5.4.1  異步端的使用
5.4.2  多輸入端的處理
5.4.3  微機(jī)系統(tǒng)中應(yīng)用的D鎖存器
5.4.4  常用集成觸發(fā)器舉例
5.5  觸發(fā)器的脈沖工作特性及主要參數(shù)
5.5.1  觸發(fā)器的脈沖工作特性
5.5.2  觸發(fā)器的主要參數(shù)
習(xí)題5

6  時(shí)序邏輯電路
6.1  概述
6.2  時(shí)序邏輯電路的分析方法
6.3  計(jì)數(shù)器
6.3.1  同步計(jì)數(shù)器
6.3.2  異步計(jì)數(shù)器
6.3.3  行波計(jì)數(shù)器
6.3.4  集成計(jì)數(shù)器及其應(yīng)用
6.4  寄存器
6.4.1  數(shù)據(jù)寄存器
6.4.2  移位寄存器
6.5  脈沖分配器
6.5.1  計(jì)數(shù)器和譯碼器組成的脈沖分配器
6.5.2  環(huán)形計(jì)數(shù)器作脈沖分配器
6.6  同步時(shí)序邏輯電路的設(shè)計(jì)
習(xí)題6

7  半導(dǎo)體存儲(chǔ)器
7.1  半導(dǎo)體存儲(chǔ)器的功能、分類(lèi)和主要技術(shù)指標(biāo)
7.2  半導(dǎo)體只讀存儲(chǔ)器（ROM）
7.2.1  ROM的功能特點(diǎn)、結(jié)構(gòu)與分類(lèi)
7.2.2  固定（掩膜式）ROM
7.2.3  可編程只讀存儲(chǔ)器（PROM）
7.2.4  可擦除可編程只讀存儲(chǔ)器（EPROM）
7.3  半導(dǎo)體隨機(jī)存取存儲(chǔ)器（RAM）
7.3.1  RAM的功能、結(jié)構(gòu)和工作原理
7.3.2  典型RAM芯片
7.3.3  IRAM
7.3.4  內(nèi)存條
7.4  半導(dǎo)體存儲(chǔ)器的應(yīng)用簡(jiǎn)介
7.4.1  容量擴(kuò)展方法
7.4.2  用ROM實(shí)現(xiàn)組合邏輯函數(shù)
習(xí)題7

8  可編程邏輯器件及其編程技術(shù)
8.1  概述
8.1.1  可編程邏輯器件（PLD）及EDA技術(shù)發(fā)展概況
8.1.2  PLD器件的分類(lèi)
8.1.3  PLD的電路表示方法
8.2  陣列型可編程邏輯器件
8.2.1  簡(jiǎn)單PLD的類(lèi)型和主要特點(diǎn)
8.2.2  低密度陣列型PLD
8.2.3  高密度陣列型PLD的基本結(jié)構(gòu)
8.3  單元型可編程邏輯器件（FPGA）
8.3.1  FPGA的分類(lèi)
8.3.2  FPGA的基本結(jié)構(gòu)
8.4  可編程邏輯器件的編程設(shè)計(jì)
8.4.1  低密度可編程邏輯器件的編程設(shè)計(jì)
8.4.2  高密度可編程邏輯器件的編程設(shè)計(jì)
8.4.3  常用的可編程邏輯器件開(kāi)發(fā)系統(tǒng)簡(jiǎn)介
8.5  VHDL硬件設(shè)計(jì)語(yǔ)言（VHDL）
8.5.1  VHDL的組成
8.5.2  VHDL常用語(yǔ)句
習(xí)題8

9  脈沖波形的產(chǎn)生與變換
9.1  概述
9.2  多諧振蕩器
9.2.1  用555定時(shí)器構(gòu)成的多諧振蕩器
9.2.2  石英晶體振蕩器
9.3  施密特觸發(fā)器
9.3.1  施密特觸發(fā)器的功能與特性
9.3.2  用555定時(shí)器構(gòu)成的施密特觸發(fā)器
9.3.3  集成施密特觸發(fā)器及其應(yīng)用
9.4  單穩(wěn)態(tài)觸發(fā)器
9.4.1  由555定時(shí)器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器
9.4.2  用集成施密特觸發(fā)器組成單穩(wěn)態(tài)觸發(fā)器
9.4.3  集成單穩(wěn)態(tài)觸發(fā)器的簡(jiǎn)介及其應(yīng)用
習(xí)題9

10  數(shù)模轉(zhuǎn)換器和模數(shù)轉(zhuǎn)換器
10.1  數(shù)模轉(zhuǎn)換器（DAC）
10.1.1  DAC的基本原理
10.1.2  DAC的參數(shù)
10.1.3  集成DAC舉例
10.1.4  集成DAC的選用方法
10.2  模數(shù)轉(zhuǎn)換器（ADC）
10.2.1  ADC的基本原理
10.2.2  ADC的主要技術(shù)指標(biāo)
10.2.3  集成ADC舉例
10.2.4  集成ADC的選用方法
10.3  DAC和ADC的應(yīng)用
10.3.1  ADC用于數(shù)據(jù)采集與控制系統(tǒng)
10.3.2  DAC和ADC的選擇
習(xí)題10

11  數(shù)字系統(tǒng)設(shè)計(jì)
11.1  數(shù)字系統(tǒng)的基本概念
11.1.1  數(shù)字系統(tǒng)的含義
11.1.2  數(shù)字系統(tǒng)的組成
11.1.3  數(shù)字系統(tǒng)的一般化結(jié)構(gòu)
11.2  數(shù)字系統(tǒng)設(shè)計(jì)的一般過(guò)程
11.2.1  數(shù)字系統(tǒng)的單元和層次
11.2.2  數(shù)字系統(tǒng)設(shè)計(jì)的一般過(guò)程
11.2.3  數(shù)字系統(tǒng)設(shè)計(jì)的常用工具
11.3  數(shù)字系統(tǒng)的實(shí)現(xiàn)方法
11.3.1  數(shù)字系統(tǒng)的總體方案與邏輯劃分
11.3.2  數(shù)據(jù)處理器的構(gòu)造方法
11.3.3  數(shù)字系統(tǒng)的控制算法與控制狀態(tài)圖
11.3.4  控制器的實(shí)現(xiàn)方法
11.4  數(shù)字系統(tǒng)設(shè)計(jì)舉例
11.4.1  用寄存器傳送語(yǔ)言設(shè)計(jì)的電路
11.4.2  8位二進(jìn)制數(shù)字密碼鎖系統(tǒng)
11.4.3  十字路口交通燈控制系統(tǒng)（一）
11.4.4  十字路口交通燈控制系統(tǒng)（二）
11.5  簡(jiǎn)易計(jì)算機(jī)的功能分析與電路設(shè)計(jì)
11.5.1  簡(jiǎn)易計(jì)算機(jī)的功能分析與框圖設(shè)計(jì)
11.5.2  簡(jiǎn)易計(jì)算機(jī)控制器設(shè)計(jì)
11.5.3  簡(jiǎn)易計(jì)算機(jī)部件邏輯圖設(shè)計(jì)
11.5.4  簡(jiǎn)易計(jì)算機(jī)的實(shí)現(xiàn)

附錄
附錄A  MAX+plusⅡ使用簡(jiǎn)介
附錄B  數(shù)字電路實(shí)驗(yàn)與課程設(shè)計(jì)
附錄C  實(shí)驗(yàn)用集成芯片管腳圖
部分習(xí)題參考答案
參考文獻(xiàn)