本書首先對3D堆疊集成電路的測試基本概念、基本思路方法，以及測試中面臨的挑戰(zhàn)進(jìn)行了詳細(xì)的論述；討論了晶圓與存儲器的配對方法，給出了用于3D存儲器架構(gòu)的制造流程示例；詳細(xì)地介紹了基于TSV的BIST和探針測試方法及其可行性；此外，本書還考慮了可測性硬件設(shè)計的影響并提出了一個利用邏輯分解和跨芯片再分配的時序優(yōu)化的3D堆疊集成電路優(yōu)化流程；最后討論了實現(xiàn)測試硬件和測試優(yōu)化的各種方法。